Verilog書き

仕事

今日から Verilog で Coding 開始。

文法は一通り覚えたけれど、回路イメージから Code に落とすのが、直感的に出来ない。どうしても VHDL になっちゃうなぁ。