関連記事
VHDL と Verilog
例えば、FIFO を作るとき、 Verilog ではこんな感じになる。 if ( ...
土曜出社に意味はあるんだろうか?
今日は土曜日なのに全員出社日です。 結局半数近くが休むのに、出社日にする意味はあ ...
クラスモジュールの勉強中
今日はクラスモジュールのお勉強です。 用意されているクラスモジュールを使う事はで ...
常駐先の忘年会に参加
取りあえず第一弾。常駐先のグループメンバーだけで焼肉食べ放題など。外注さん一名が ...
土曜日なのに出社(2001年9月29日の日記)
土曜日なのに平日扱いで全員出社ですよ。 はぁ、だるだる。
ディスカッション
コメント一覧
まだ、コメントがありません